



سخنرانی های علمی

پژوهشگاه دانشهای بنیادی
پژوهشکده علوم کامپیوتر

Title

Network-on-Chip: From GALS to ELASTIC

By: Dr. Siamak Mohammadi

smohammadi@ece.ut.ac.ir

Abstract

با افزایش روز افزون کاربرد های دیجیتال در زندگی روزمره و افزایش حجم پردازشی کاربرد ها، نیاز به تراشه های قدرتمند تر بیشتر می شود. از این رو محققان علاوه بر پیشرفت های ناشی از تکنولوژی ساخت به دنبال راهکار هایی برای افزایش قدرت پردازشی تراشه ها نیز هستند. در اولین گام ها تلاش شد تا وظایف به صورت موازی بر روی تراشه اجرا شود، پس از آن ایده استفاده از چندین هسته درون یک تراشه مطرح شد و امروزه به دنبال راهکار هایی برای استفاده از تعداد بسیار زیادی هسته بر روی یک تراشه هستند. محدودیتی که پیش روی طراحان برای رسیدن به این هدف قرار دارد، چگونگی ارتباط این هسته ها درون تراشه است.

بیش از یک دهه است که محققان متوجه شده اند که گذرگاه مشترک نمی تواند پاسخ گوی نیاز ارتباطی لازم در تراشه های چند پردازنده ای باشد. لذا تحقیقات و تلاش های بسیاری برای گسترش شبکه های روی تراشه صورت می گیرد.

علاوه بر برخی ویژگی های ذاتی شبکه های روی تراشه مانند همبندی، مسیریابی، کنترل جریان، ظرفیت اتصالات و سایر معیار های طراحی که در تعیین میزان کارایی شبکه و نوع سرویس دهی آن تاثیر دارد، چگونگی طراحی شبکه های روی تراشه نیز از اهمیت ویژه ای برخوردار است، چرا که روش های مختلف طراحی سربار های متفاوتی را برای شبکه به همراه دارد، چرا که تأثیر مستقیمی رو تاخیر انتقال اطلاعات دارد. علاوه بر مسائل تکنیکال آنچه که در بازار رقابتی امروزه از اهمیت بسیاری برخوردار است زمان کوتاه طراحی و امکان استفاده از طراحی های پیشین در محصولات جدید است.

در سال های آغازین، برای طراحی شبکه های روی تراشه، محققان تنها از مدار های همگام استفاده می کردند، این به دلیل سادگی کار و وجود ابزار طراحی خودکار بود. اما با کوچکتر شدن ترانزیستور ها و پیچیده تر شدن شبکه ها، مشکلات جدیدی بر سر راه این طراحی قرار گرفت که محققان را برای استفاده از روش طراحی نه چندان جدید ناهمگام ترغیب کرد. هر چند روش طراحی ناهمگام پاسخ مناسبی به مشکلات جدید می دهد، اما به دلیل عدم وجود ابزار خودکار و سختی طراحی، سرعت پیشرفت آن پایین است. برای استفاده از مزایای طراحی ناهمگام به همراه قدرت طراحی سریع و آسان مدار های همگام، ایده طراحی همگام محلی و ناهمگام سراسری تراشه ها مطرح شد، که پیشرفت های زیادی در این زمینه صورت گرفته است ولی همچنان با محدودیت هایی مواجه است. در ادامه این مسیر در اوایل قرن اخیر روشی با عنوان طراحی کشسان شبکه های روی تراشه ابداع شد که تلفیقی از دو روش همگام و ناهمگام است. عمده مزیت های طراحی کشسان مقاومت در برابر تاخیر داده ها می باشد در حالی که قابلیت تطبیق با ابزار طراحی خودکار را نیز دارند.

زمان: پنجشنبه ۹۳/۹/۲۷ - ساعت ۱۵

مکان: فرمانیه - خیابان شهید لواسانی - جنب برج کوه نور - نبش خیابان فریین - پژوهشگاه دانش های بنیادی - طبقه اول

*** شرکت برای عموم علاقه مندان آزاد است ***